IT之家 5 月 8 日音讯，科技媒体 Wccftech 昨日（5 月 7 日）发布博文，报谈称为打破 10nm 以下制程微缩瓶颈，与 SK 海力士两大巨头正研发下一代 DRAM 制造工艺，争夺行业主导权。

IT之家征引博文先容，不同于搞定器，DRAM 内存芯片必须依靠电容器存储数据。跟着制程节点不停减弱（如 10nm 以下的 1c 节点），电容器的尺寸难以持续缩减，晶体管间距减弱也加多了短路风险。

为了让密度进一步提高，行业正转向 3D DRAM，将传统 2D 平面陈列的 DRAM 单位改为垂直或立体堆叠架构的内存技能。其旨趣雷同 3D NAND 闪存，通过更动晶体管陈列标的（如水平舍弃）或垂直堆叠，AG真人·(中国)官方网站在减弱制程时保合手电容器容量。

不外在技能达成方面，三星和 SK 海力士已分化出不同发展道路。

三星方面谋略实验 GAAFET 工艺。在搞定器制造中，GAAFET 通过栅极包裹沟谈来提高电流物化力；但在 DRAM 中，三星必须将 GAAFET 晶体管与电容器整合在吞并单位内。为此，三星沟通模仿 NAND 闪存的瞎想，把肃肃读写操作的物化电路置于存储阵列下方。

而 SK 海力士聘任了 4F2 架构。该有计算打算将晶体管垂直堆叠，通常用栅极材料包裹晶体管，而摄取电容数据的组件则置于晶体管柱下方。这种结构与 GAAFET 有相似之处，但空间布局逻辑判然不同。

该媒体指出两大巨头道路分化，中枢指标一致：最初达成技能量产，鞭策自家有计算打算成为下一代 DRAM 的行业圭臬。谁能最初跑通工艺并提高良率，谁就能在 AI 时期的内存市集占据主导。

TSMC 2nm 芯片暗意图